speculative가 아닌 기본 토마슐로 알고리즘부터 간단히 리뷰해보자.
stall cycle을 줄이기 위해서 instruction을 dynamic scheduling하는 방식이다.
in-order issue 후 out-of-order execution/completion 한다고 기억하면 된다.
WAR를 막기위해 issue를 in-order로 해준다.
MIPS 5 stage pipeline과 비교하여 달라진 점은
ID이 Issue + Read operands 의 두 단계로 갈라졌다는 것이고,
이때의 Issue가 위에서 언급한 in-order issue의 issue이다.
out of order execution을 위해 reservation stations를 활용한다. (register renaming)
'컴퓨터 구조' 카테고리의 다른 글
Dynamic Branch Prediction Overview (0) | 2024.03.16 |
---|---|
Data Hazard 3가지 - RAW, WAR, WAW (0) | 2024.03.16 |
[컴퓨터 구조] Pipelined Processors 종류 (0) | 2024.03.11 |
자주 나오는 공식 리뷰 (0) | 2024.03.11 |
[Cache] Cache의 종류와 Memory System (2) | 2023.11.06 |